Cadence用戶大會：Flexible H-Tree詳解！
來自專欄數字IC後端設計工程師修鍊之路
4 人贊了文章
8月10日，Cadence中國的用戶大會在上海舉行。小編有幸也去湊了湊熱鬧，順便看看後端技術方面有什麼新東西。Flexible H-tree作為Cadence後端工具Innovus的新功能，出現在多個主題演講中，可以說是今年後端主題無可爭議的熱點。今天我們來談談它到底是什麼，以及它的實現方法和具體效果到底如何。
● Flexible H-Tree概述
其實這個概念本身並不新，小編在至少三年前的資料中就看到過這個名詞。但是至於為什麼今年火起來，小編猜測可能和Innovus在市場上的口碑不錯，使用者逐漸增多有關；加上技術可能也日漸成熟，Cadence有意大力推廣。
在多年以前，諸多對國際大廠面對不斷增長的高性能和低功耗要求以及日益複雜的晶元時鐘結構等難題，在傳統的時鐘樹綜合技術(CTS)的基礎上，開發出了多種特殊的時鐘樹綜合技術，其中最有名的就是以下三種：H-Tree、Fishbone和Mesh。它們的邏輯結構、物理結構、實現難度以及實際效果均各有不同。以下是三種時鐘樹典型的邏輯結構和物理結構示意圖：
在此我們不過多地討論其他兩種，只看H-Tree的結構。H-Tree因其物理形態與字母H相似而得名。其主要特點在於，每一級的driver在物理上通過H形態的金屬網路相連，從clock root逐漸擴大並覆蓋全部的sink。那麼Flexible H-Tree與H-Tree有什麼關係，又有什麼不同呢？
所謂Flexible H-Tree，簡而言之就是Cadence的後端工具Innovus的一個功能，可以使用戶更方便快捷地實現H-Tree結構的時鐘樹綜合。在此之前，除了傳統CTS之外，包括上述所有的clock手法都需要用戶做大量的工作，包括時鐘規劃、腳本編寫、結果確認與改善，雖然可以一定程度上實現自動化，但仍然無法避免大量的手動工作。而Flexible H-tree這種功能可以通過簡單地定義幾個參數就可以快速實現H-Tree的結構。基本流程如下：
簡單來說就是兩部：定義H-Tree和進行Flexible H-Tree時鐘樹綜合。在設置中有幾個概念需要解釋一下，在這裡直接借用一下Innovus的官方解釋：
上圖中主要解釋了四個不太容易區分的參數，用戶可以在指定這幾個參數的基礎上方便地實現H-Tree：
有了這些設置，就可以在幾乎不需要手動工作的前提下實現H-Tree結構的時鐘樹。而以此方法實現的H-Tree，默認情況下在Skew、Latency、Clock Power以及其他方面與一般的H-Tree比較應該是沒有什麼區別的。實際上在現場也有演講者提到了Flexible H-Tree的PPA等結果，不同corner下latency會比傳統CTS有10-20%的改善，timing方便的改善還會更明顯一些。
儘管如此，我們仍然需要注意，現場發布出來的結果無疑是針對特定design，在特定工藝下並經過多次嘗試得到的結果，無法確保在其他design或者工藝下出現類似或者更好的結果。除此之外，H-Tree結構對高性能設計有較明顯優勢，而在低功耗時鐘樹設計方面的改善極小甚至對功耗有害，因此在實際設計中還是需要考慮具體情況。
喜歡的話不要忘了點贊~
如果大家有任何後端技術與職業發展方面的問題，抑或關於數字後端感興趣的技術話題想要了解和探討，歡迎關注我的知乎專欄：【數字IC後端設計工程師修鍊之路】
同時歡迎關注微信公眾號：數字後端設計芯講堂，一起探討技術，共同提升！
往期文章：
【閻浮提】後端基礎概念：各種OCV一網打盡（下篇）！
【閻浮提】後端基礎概念：各種OCV一網打盡（上篇）！
【閻浮提】數字後端基礎技能之：Clock Tree Synthesis（CTS）下篇
【閻浮提】數字後端新概念：Inbound Cell是個啥？
【閻浮提】SNUG 2018熱點之：機器學習終於來了！
【閻浮提】SNUG 2018熱點之：所謂融合技術到底是啥？
【閻浮提】數字後端基礎技能之：Clock Tree Synthesis（CTS）中篇
【閻浮提】數字後端基礎技能之：Clock Tree Synthesis（CTS）上篇
【閻浮提】數字後端基本技能之：繞線Congestion怎麼解？
【閻浮提】獻給晶元設計新手：後端設計的基本流程是什麼？
【閻浮提】數字後端基礎之：晶元的整體功耗是如何計算出來的？
【閻浮提】後端Timing基礎概念之：為何ICG容易出現setup violation？
【閻浮提】後端Timing基礎概念之：為什麼時序電路要滿足setup和hold？
【閻浮提】後端Timing基本技能之：Hold Violation怎麼修？
【閻浮提】後端Timing基本技能之：Setup Violation怎麼修？
推薦閱讀：